module tx_top (
    input       clk         ,
    input       rst_n       ,
    input [1:0] sw          ,
    input [2:0] key_down    ,
    input [23:0]out_data    ,
    input       data_vld    ,
    output      tx      
);

wire    [7:0]   tx_data ;
wire            tx_done ;
wire            tx_start;
    
tx_ctrl inst_tx_ctrl(
    .clk         (clk      ),
    .rst_n       (rst_n    ),
    .key_down    (key_down),
    .tx_done     (tx_done  ),
    .out_data    (out_data ),
    .data_vld    (data_vld ),
    .tx_start    (tx_start ),
    .tx_data     (tx_data  )
);

uart_tx inst_uart_tx(
    .clk         (clk     ),
    .rst_n       (rst_n   ),
    .tx_data     (tx_data ),
    .tx_start    (tx_start),
    .sw          (sw      ),
    .tx          (tx      ),
    .tx_done     (tx_done )
);
endmodule